DRIVING CIRCUIT FOR LIQUID CRYSTAL DISPLAY DEVICE

Patent number:

JP8095522

Publication date:

1996-04-12

Inventor:

CHIN GIYOUSHIYOU

Applicant:

TOPPAN PRINTING CO LTD

Classification:

- international:

G02F1/133; G09G3/20; G09G3/36;

G02F1/13; G09G3/20; G09G3/36; (IPC1-7):

G09G3/36; G02F1/133


- european:

Application number: JP19940228506 19940922 Priority number(s): JP19940228506 19940922

Report a data error here

Abstract of JP8095522

PURPOSE: To attain the miniaturizing of a driving circuit by making the charging currents of a capacitor change while performing the on/off control of output current of a constant current circuit based on gradation data and applying the charged voltage of the capacitor to a liquid crystal display device. CONSTITUTION: This driving circuit drives liquid crystal pixels of a liquid crystal display device by using bits b0, b1 of gradation data having two bits being gradation data of liquid crystal pixels. At this time, MOSFETs101, 102 and a constant current circuit 103 constitute a current mirror circuit and MOSFETs101, 104 and the constant current circuit 103 constitute another current mirror circuit. Then, MOSFETs102, 104 having the same channel lengths as that of the MOSFET101 through which the constant current of the constant current circuit 103 flows are constituted so that the width of the channel is increased twice by twice and switches s0, s1 performing the ON/OFFs by gradation data b0, b1 make the charging currents of a capacitor 105 change by controlling outputs of MOSFETs102, 104 and then a liquid crystal display device 107 is driven by using the charged voltage of the capacitor.



Data supplied from the **esp@cenet** database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

庁内整理番号

(11)特許出願公開番号

特開平8-95522

(43)公開日 平成8年(1996)4月12日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

G 0 9 G 3/36

G02F 1/133

560

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

(22)出顧日

特顯平6-228506

平成6年(1994)9月22日

(71)出願人 000003193

凸版印刷株式会社

東京都台東区台東1丁目5番1号

(72)発明者 陳 晩期

東京都台東区台東一丁目5番1号 凸版印

剧株式会社内


(74)代理人 弁理士 志賀 正武 (外2名)

(54) 【発明の名称】 液晶表示装置用駆動回路

(57)【要約】

【目的】 液晶表示装置の駆動回路に使用する素子が I Cチップ上に占める面積を削減して駆動回路の小型化を 図り、また、ウェハープロセスの影響を受けにくい駆動 回路を提供する。

【構成】 定電流回路103の定電流が流れるMOSF ET101と等チャネル長のMOSFET102, 10 4をチャネル幅が2倍づつ増加するように構成し、階調 データbo、boによりオン・オフするスイッチSo, S.がMOSFET102、104の出力を制御してコ ンデンサ105を充電して、その充電電圧を用いて液晶 表示画素107を駆動する。



【特許請求の範囲】

【請求項1】 液晶表示装置を階調駆動する液晶表示装 置用駆動回路において、

第1~第nの定電流回路と、

外部から供給される階調データに基づいて前記第1~第 nの定電流回路の出力電流をオン/オフ制御する第1~ 第nのスイッチ手段と、

サンプルパルスのタイミングにおいて前記第1~第nの 定電流回路の出力電流によって充電されるコンデンサ と、

前記コンデンサの充電電圧を前記液晶表示装置へ印加する出力バッファと、

を具備してなる液晶表示装置用駆動回路。

【請求項2】 前記第1~第nの定電流回路はカレント ミラー回路によって構成されていることを特徴とする請 求項1記載の液晶表示装置用駆動回路。

【請求項3】 前記カレントミラー回路は、基準電流が流れるMOSFETと、前記基準電流の2[®](m=0~「n-1」)倍の電流が流れるn個のMOSFETから構成されることを特徴とする請求項2記載の液晶表示装置用駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、フルカラーによる階調表示が可能な液晶表示装置用駆動回路に関する。

[0002]

【従来の技術】フルカラー表示用の液晶駆動回路とし て、振動電圧方式、抵抗分割方式、DAC(デジタルー アナログ変換器)内蔵方式等が知られている。これらの 方式のうち、駆動回路としての動作スピードや電圧の精 度の点からみて、DAC内蔵方式が優れていると考えら れる。この発明は、特にDAC内蔵方式の液晶駆動回路 に関するものである。図6は、マトリクス構造の液晶パ ネルとその周辺回路からなる一般的な液晶表示装置の構 成を示している。同図において、601は液晶パネル、 602はコモンドライバ、そして603はセグメントド ライバである。液晶パネル601のマトリクスのロウ側 を走査するコモンドライバ602は、一時点ではある1 つのロウの全液晶画素を選択する。セグメントドライバ 603の中で、ある1つのカラムを駆動する駆動回路6 04は、コモンドライバ602が選択した液晶画素に対 し、当該液晶画素の階調データに応じた電圧を印加す る。各液晶画素605にはトランジスタ606を介して 駆動回路604からの電圧が印加される。

【0003】以上の構成において、駆動回路604には、表示データをアナログ信号に変換するDAC(ディジタル/アナログ変換器)が用いられる。図7は、従来のDACの構成例を示す図である。このDAC700は電荷スケーリング型のDACであり、N個のコンデンサ $_{\rm C}$ 、終端コンデンサ $_{\rm C}$ ならびにスイッチ $_{\rm C}$ 、

【0004】このDAC700へ供給されるディジタルデータは、Nビットの2進数で与えられる。このNビットのディジタルデータのそれぞれのビットの値を b_1 , b_2 , $\cdot \cdot \cdot \cdot b_n$ とする。ビット b_1 ($i=1\sim N$)が"1"であると、スイッチ W_1 が基準電源 V_{REF} に接続され、"0"であるとグランドに接続される。DAC700には、互いに重なりあわない2相のクロック ϕ_1 、 ϕ_2 が接続されている。 ϕ_1 のタイミングにおいては、スイッチ W_1 ・ W_n が閉じ、スイッチ W_1 であンド側に倒れ、コンデンサ $C_1 \sim C_n$ と C_T の両端がグランドに接続される。 ϕ_2 のタイミングにおいては、スイッチ W_2 ・ W_n が開くとともに、スイッチ W_1 へ W_n は上述したように階調値の各ビットの値に応じて V_{REF} かグランド側に切り替わる。

[0005]

【発明が解決しようとする課題】ところで、上述の回路をICチップ上に実装するにあたっては、各コンデンサの容量の精度を確保するために、これらコンデンサを単位コンデンサで構成する方法を採用している。図7の場合で言うと、 $[1/2^{1}]$ Сの容量を持つコンデンサを単位コンデンサとする。したがって、N番目のコンデンサ C_{κ} は1個の単位コンデンサ、「N-1」番目のコンデンサ C_{κ} は1個の単位コンデンサから構成され、等々、回路全体としては $[2^{n}-1]$ 個の単位コンデンサを必要とする。液晶の階調数が増えてデジタルデータのビット数が増大するにしたがい、必要とされる単位コンデンサの数は飛躍的に増大する。たとえば、8 ビットのデジタルデータを入力とする場合には256階調表示が可能となるが、そのためには255個もの単位コンデンサが必要とされることになる。

【0006】このように、従来の容量型DACを使用した液晶駆動回路ではコンデンサがICチップ上で大きな面積を占有する。特に近年では、TFT(薄膜トランジスタ)型の液晶表示装置における階調数の向上につれ、チップサイズの増大がコストダウンのネックとなっている。この発明は上記の点に鑑みてなされたものであり、その目的は、液晶駆動回路に使用する素子がICチップ上に占める面積を削減し、液晶表示装置用駆動回路の小型化を図ることにある。

[0007]

【課題を解決するための手段】以上の課題を解決するた

めに、請求項1記載の発明は、液晶表示装置を階調駆動 する液晶表示装置用駆動回路において、第1~第nの定 電流回路と、外部から供給される階調データに基づいて 前記第1~第nの定電流回路の出力電流をオン/オフ制 御する第1~第nのスイッチ手段と、サンプルパルスの タイミングにおいて前記第1~第nの定電流回路の出力 電流によって充電されるコンデンサと、前記コンデンサ の充電電圧を前記液晶表示装置へ印加する出力バッファ と、から構成したものである。また、請求項2記載の発 明は、請求項1記載の発明において、前記第1~第nの 定電流回路をカレントミラー回路によって構成したもの である。さらに、請求項3記載の発明は、請求項1記載 の発明において、前記カレントミラー回路を、基準電流 が流れるMOSFETと、前記基準電流の2[®](m=0 ~「n-1」) 倍の電流が流れるn個のMOSFETか ら構成されるようにしたものである。

[0008]

【作用】この発明によれば、階調データに基づいて定電流回路の出力電流をオン/オフ制御してコンデンサの充電電流を変化させ、このコンデンサの充電電圧に基づいて液晶表示装置を駆動する。このような構成により、単位コンデンサを多数使用する必要がなくなるとともに、回路を半導体素子で形成することが可能となる。また、前記大きさを大幅に縮小することが可能となる。また、前記

 $I_{\text{out}} = [W_{2}/W_{1}] \cdot I_{1}$

となる。つまり、出力電流 I out は、電流値 I と上記の2つのMOSFET201、202のそれぞれのチャネル幅によって定まる。次に、図1に示す液晶表示装置用駆動回路の説明に移る。同図の駆動回路は、液晶画素の階調データである2ビットの階調データ、ビット b o, b を入力として液晶表示装置の液晶画素を駆動する。ここで、ビットb がMSB (Most Significant Bit) である。

【0011】同図において、 V_m は回路の電源電圧であ る。また、101、102ならびに104はMOSFE Tである。MOSFET101と102は、定電流回路 103とともに上述のカレントミラー回路を構成してい る。同様にMOSFET101、104ならびに定電流 回路103はもう一つのカレントミラー回路を構成す る。ここで、MOSFET101, 102ならびに10 4のチャネル長はすべて同一値となるようにしてある。 また、各MOSFETのチャネル幅は、MOSFET1 01のチャネル幅をW。とした時に、MOSFET10 2のチャネル幅はMOSFET101のチャネル幅と同 じW。、MOSFET104のチャネル幅は2・W。と なっている。したがって、定電流回路103に流れる電 流の電流値をI。と置くと、(1)式により、MOSF ET102にはI_gの電流値の電流が流れ、MOSFE T104には2・1。の電流値の電流が流れる。

【0012】105は容量Cを持つコンデンサであ

定電流回路はカレントミラー回路によって構成することが望ましく、さらに、そのカレントミラー回路をMOS FETによって構成することが望ましい。

[0009]

【実施例】次に、図面を参照してこの発明の一実施例について説明する。図1は、同実施例による液晶表示装置用駆動回路の回路図であり、カレントミラー型DACを採用している。ここで図1の回路の説明に入る前に、図2を参照して簡単にカレントミラー回路の説明をする。図2において、 V_{cc} は電源電圧である。201はMOSFET(MOS電界効果トランジスタ)であり、チャネル幅が W_1 、チャネル長が L_1 である。また、202もMOSFETであり、そのチャネル幅は W_2 、チャネル長は L_2 である。ここで、これら「チャネル幅」ないしは「チャネル長」は、それぞれ図3に示すMOSFETの構造図におけるチャネル幅Wあるいはチャネル長しで示されるものである。なお、図3において G_1 、 G_2 0、 G_3 0 G_4 0

【0010】一方、203は定電流回路であり、マスタースライスによってその電流値を容易に調整することが可能である。いま、定電流回路203の電流を I_1 とし、またチャネル長 I_1 = I_2 と仮定すると、図 I_2 の回路の出力電流 I_{100} は、

... (1)

る。また、出力バッファ106はコンデンサ105の両端間の電圧 V_c を出力して液晶画素107を駆動する。なお、出力バッファ106は、増幅機能を有するものを用いても良い。出力バッファ106に増幅機能を有するものを用いた場合には、コンデンサ105に容量の小さいコンデンサを用いても十分な階調表示を行うことができる。 S_o , S_n

【0013】スイッチ S_a , S_1 は、サンプルパルス S_a a m p の立ち上がりのタイミングにおいて、それぞれ階調データのビット b_a , b_a の値に応じてオン・オフする。スイッチ S_a は、ビット b_a の値が"0"である場合にオフとなり"1"である場合にオンとなる。同様に、スイッチ S_a は、ビット b_a の値が"0"である場合にオフとなり"1"である場合にオンとなる。また、スイッチ S_a , S_a はサンプルパルス S_a m p の立ち下がりのタイミングにおいて無条件にオフとなる。

【0014】また、スイッチS_Hは、サンプルパルスS ampの立ち上がりのタイミングでオフとなり、サンプ ルパルスSampの立ち下がりのタイミングでオンとなる。また、スイッチ S_{u} は、サンプルパルスSampの立ち上がりのタイミングより微小時間 τ だけ早くオンとなり、サンプルパルスSampの立ち下がりのタイミングより上記時間 τ だけ早くオフとなる。

【0015】次に、本実施例による液晶表示装置用駆動 回路の動作を説明する。液晶画素107の階調データと してたとえば"2"を指定する。これにより図1の駆動 回路に与えられる階調データは、ビットb。が"O"、 ビットb,が"1"となる。まず、サンプルパルスSa mpが立ち上がる時刻より時間 t だけ前において、スイ ッチS』がオンとなる。この時、スイッチS』はオン状 態にあり、これによりコンデンサ105内の電荷がスイ ッチ S_{H} 、 S_{M} を通して放電される。また、スイッチ S_{M} 『がオンとなると、出力バッファ106の出力が「0」 となり、液晶画素107の充電電荷が放電される。なお この時、スイッチS。、S、はオフ状態となっている。 【0016】次に、サンプルパルスSampが立ち上が ると、その立ち上がりタイミングにおいて、スイッチS 「がオン、スイッチS」がオフとなる。またスイッチS 。はビットb。がオフであることから、オフ状態を続け る。これによりMOSFET104のドレインには2・ I。の電流が流れ、スイッチS,を介してコンデンサ1 05の充電を開始する。続いて、サンプルパルスSam p の立ち下がりタイミングの時間 τ 前にスイッチ S_{μ} が

$$Vc = \frac{q}{CF} = \frac{1}{CF} \int_{C}^{t_1} i(t) \cdot dt \qquad \cdots (2)$$

【0019】定電流回路103の電流値は時間に依存しないため、サンプル期間中にMOSFET102あるいはMOSFET104に流れる電流値は時間によらず一定である。すなわち、電流i(t)の値は階調データの

$$V_{out} = I_c \cdot t_1 / C_F$$

つまり、コンデンサ105の両端間の電圧 V_c は図4の"階調データ=2"に示すごとく、時間に比例して直線的に上昇してゆく。したがって、サンプルパルスSampの立ち下がりタイミングにおけるコンデンサ105の両端間の電圧 V_c は、(I_c = $2\cdot I_g$ から) $2\cdot I_g$ ・ T/C_f となる。ここで、 $I_g\cdot T/C_f$ の値を V_g とおくことにする。

【0020】ところで、階調データとして"0"を与えた場合には、 b_0 ="0"、 b_1 ="0"であり、サンプルパルスSampの立ち上がりのタイミングにおいてスイッチ S_0 、 S_1 ともオフのままである。したがってコンデンサ105に流れる電流は"0"であり、サンプルパルスSampの立ち下がりのタイミングにおいて、コンデンサの両端間の電圧 V_c は"0"のままである。また、階調データとして"1"を与えた場合には、 b_0 ="1"、 b_1 ="0"であり、サンプルパルスSam

オフとなり、液晶画素107の充電電荷の放電を終了する。

【0017】さらに時間 τ 経過後にサンプルパルスSampが立ち下がると、その立ち下がりタイミングにおいて、スイッチS。がオフとなる。スイッチS。はすでにオフであるためそのままオフ状態を続ける。これにより、コンデンサ105への充電が終了する。また同時に、スイッチS。がオンとなりコンデンサ105の充電電圧が出力バッファ106の入力端子に印加される。出力バッファ106はこれを受けて液晶画素107を駆動する。コンデンサ105の電荷は、サンプルパルスSampの立ち上がりの時間 τ 前のタイミングにおいて再びスイッチS。がオンとなるまで保持される。

【数1】

ビット \mathbf{b}_0 , \mathbf{b}_1 の値にのみ依存する一定値 \mathbf{I}_c を持つ。したがって、時刻 \mathbf{t}_1 における充電電圧 \mathbf{V}_{out} は次式で計算される。

pの立ち上がりのタイミングにおいてスイッチ S_o がオンとなり、 S_c はオフのままである。したがってコンデンサ105に流れる電流は I_g となり、サンプルパルスS a m p の立ち下がりのタイミングにおいて、コンデンサの両端間の電圧 V_c は I_g ・ T/C_g = V_g となる。また、階調データとして" 3"を与えた場合には、 b_o 、 b_c とも" 1"であり、サンプルパルスS a m p の立ち上がりのタイミングにおいてスイッチ S_o 、 S_g ともオンとなる。したがってコンデンサ105に流れる電流は $3 \cdot I_g$ となり、サンプルパルスS a m p の立ち下がりのタイミングにおいて、コンデンサの両端間の電圧 V_c は $3 \cdot V_g$ となる。このように、階調データとして与えた値に比例してコンデンサ両端間の電圧 V_c が得られる。

【0021】なお、これまでの説明は階調データが2ビットの場合であったが、階調データのビット数を任意の

ビット数に拡張することが可能である。例として図5に、階調データを2ビットから8ビットに拡張して、液晶画素107が256階調表示を可能とした場合における駆動回路の回路図を示す。同図は、図1におけるスイッチS』から左側の部分の回路、つまりDAC部分の回路、に対応する部分のみを示している。

【0022】階調データを8ビットに拡張して D_0 ~ D_1 とすると、スイッチは P_0 ~ P_1 の8個に拡張され、またMOSFETも T_0 ~ T_1 08個に拡張される。ここで、階調データはビット D_0 がLSB(Least Significant Bit)である。MOSFET、 T_0 ~ T_1 0F7 F_0 0F7 F_0 0F7 F_0 7 F_0 7F

【0023】本実施例では、各MOSFETに流れる電流値をMOSFETのサイズ相対比で決定できるため、ウェハープロセスの誤差を受けにくいというメリットがある。さらに、容量型DACにおいて単位コンデンサが占有している面積に比較して、MOSFETのチャネル面積が小さくなる。液晶表示装置の駆動回路のようなアレー型の回路においては、セル1個の面積の削減が全チップ面積に及ぼす影響は大きく、面積削減の効果も大きい。

[0024]

【発明の効果】以上説明したように、この発明によれば、階調データに基づいて定電流回路の出力電流をオン/オフ制御してコンデンサの充電電流を変化させ、このコンデンサの充電電圧に基づいて液晶表示装置を駆動するようにしたので、単位コンデンサを多数使用する必要がなくなるとともに、回路を半導体素子で形成することが可能となり、駆動回路の大きさを大幅に縮小すること

が可能となる、という効果が得られる。また、前記定電流回路をカレントミラー回路によって構成し、さらに、そのカレントミラー回路をMOSFETによって構成することにより、MOSFETに流れる電流値をMOSFETの [W/L] 比で決定することが可能となるため、駆動回路がウェハープロセスの誤差を受けにくくなる、という効果が得られる。なお、 [W/L] のWはMOSFETのチャネル幅、LはMOSFETのチャネル長である。

【図面の簡単な説明】

【図1】この発明の一実施例による液晶表示装置用駆動 回路の回路図である。

【図2】同実施例による液晶表示装置用駆動回路が使用 しているカレントミラー回路の回路図である。

【図3】同実施例により使用されるMOSFETの構造を示す図である。

【図4】同実施例によるサンプルパルスSampeスイッチ S_0 , S_1 , S_1 , S_2 の状態ならびにコンデンサ105の両端間の電圧 V_2 との関係を示すタイムチャートである


【図5】同実施例による液晶表示装置用駆動回路において階調データのビット数を8ビットに拡張した場合におけるDAC部の回路の回路図である。

【図6】従来技術による液晶パネル601とその周辺回路の構成を示すブロック図である。


【図7】従来技術による駆動回路604に使用されている容量型DACの回路図である。

【符号の説明】


101、102、104…MOSFET、103…定電 流回路、105…コンデンサ、106…出力バッファ、 107…液晶画素、b_o, b_i…階調データ、S_o、S_i、 S_n、S_n …スイッチ、V_{bo} …電源電圧、601…液晶 パネル、604…駆動回路、Samp…サンプルパルス








【図4】



【図5】



[図7]

